完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
6343
|
各位专家，我使用altera的cyclone5的DDR3硬核控制器，输入时钟是国产的125兆50PPM有源晶振，现在调试时发现对DDR3的读写偶尔出错。我们测试DDR3接口的差分时钟，发现左右抖动很厉害，感觉频率或相位不稳定，但是查看FPGA内部的PLL都是锁定了的。请问各位专家，这是怎么回事呢？是晶振有问题，PPM过大，jitter过大，还是FPGA有问题呢？请各位专家多指点。谢谢！
1
|
|
相关推荐
3个回答
|
|
|
自己顶一下，希望得到大家的帮助。
|
|
|
2018-5-12 06:43:04
评论
|
|
|
再自己顶一下，希望得到大家的回复。
|
|
|
2018-5-14 06:31:54
评论
|
|
|
帮忙顶一下，顺便说一下。我公司原装库存现货出售 Altera品牌 型号： EP1C6F25617N ，卷带原装货，需要的客户私聊。 QQ：196627836，QQ空间相册还有更多型号，可以进来看看。谢谢！
|
|
|
2018-5-14 10:05:27
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
816 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
1760 浏览 0 评论
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
624 浏览 0 评论
1238 浏览 0 评论
591 浏览 0 评论
6458 浏览 114 评论
2589 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
3710
