完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
VIVADO 2016.4
microblaze + MIG,在SDK中读写DDR3 看到例程和网上一些帖子都会在操作前执行xil_icacheenable(), xil_dcacheenable(),在操作结束退出main函数前执行xil_dcachedisable(), xil_icachedisable(),这几个函数是使能和禁止microblaze的cache。而且如果退出main函数前不disable cache,程序还会出错。 请问为什么要在DDR操作前后对cache进行操作? 多谢 |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1485 浏览 1 评论
2579 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1209 浏览 0 评论
3734 浏览 1 评论
3343 浏览 0 评论
2339 浏览 58 评论
6193 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-4 04:20 , Processed in 0.334503 second(s), Total 36, Slave 31 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号