完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
题目可能没有说清楚,这里详细说明一下: 我的设计中需要对一些位宽较大的信号做复用选通(比如:2组100个位宽为64位的信号阵列二选一),当使用D触发器输出的选择信号对它们作2选1选通时,个人猜测:考虑到D触发器的输出功率有限,单个选择信号驱动这么多复选器做状态翻转应该会导致复选器状态翻转速度下降,从而使得时序性能恶化;为减轻时序性能的恶化,需要生成多个D触发器来分别驱动这些复选器,并限制单个D触发器输出连接的复选器数量。 由于本人对FPGA特性不太熟悉,不知上面的猜测是否与实际相符,还请各位多多指教,不胜感激! |
|
相关推荐
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
1539 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1077 浏览 0 评论
2619 浏览 1 评论
2306 浏览 0 评论
矩阵4x4个按键,如何把识别结果按编号01-16(十进制)显示在两个七段数码管上?
2578 浏览 0 评论
2036 浏览 55 评论
6038 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-29 07:47 , Processed in 0.594897 second(s), Total 68, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号