完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
| 回复本帖可获得 2 分积分奖励! 每人限 1 次 | |
|
Quartusii 13.1版本，执行全编译后，在simulation-modelsim文件夹下可以找到后仿真所需.vo文件，Modelsim后仿真过程正确，但是，在chip planner下移动逻辑块位置，或者打开Resource Property Editor更改连接端口后，执行Check & Save All Netlist Changes 命令，观察到Fitter和Assemble重新执行完毕，为了生成新的.vo文件进行后***下修改效果，紧接着执行EDA Netlist Writer，但问题出现了，这次生成的.vo文件在Modelsim中报错，问题显示“Too many port connections. Expected 1, found 8.”，打开.vo文件与正确仿真文件作对比，确实发现例化中未声明端口，如图所示。手动将端口都输入后Modelsim不报错了，但仿真信号依旧出不来。初学者，，跪求高人指点，是Quartus中哪里未设置好，还是生成.vo文件过程不正确？先在这里谢谢大家了！
1
|
|
相关推荐
1个回答
|
|
回帖奖励 +2 分积分
那说明你程序接口有问题了
|
|
|
2018-1-23 09:06:47
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
291 浏览 0 评论
643 浏览 0 评论
511 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1195 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
2498 浏览 0 评论
6534 浏览 114 评论
2634 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
7686
淘帖
5483
