第6章 RL-TCPnet底层驱动说明

STM32

转最新教程

本章节为大家讲解RL-TCPnet的底层驱动，主要是STM32自带MAC的驱动实现和PHY的驱动实现。
6.1初学者重要提示
6.2 KEIL提供的底层驱动文件
6.3 DM9161和DM9162的区别
6.4 底层驱动实现说明
6.5 总结

lee_st · 2017-10-17 08:19:31

6.1  初学者重要提示

u  学习本章节前，务必学习STM32参考手册中MAC章节的基础知识讲解，非常重要。
u  DM9161和DM9162的手册可以在官网地址下载，本章节需要用到部分寄存器：
http://www.davicom.com.tw/page1.aspx?no=143762 。
u  早期STM32F407开发板使用的PHY芯片是DM9161，不过现在基本已经停产了，当前F407和F429开发板统一使用DM9162。底层代码对这两个芯片都可以正确驱动。
u  如果大家要驱动其它的PHY芯片，需要修改底层驱动函数中以下三个地方：
l  根据使用的MII或者RMII接口方式，配置实际使用的引脚。
l  所有PHY芯片的基本寄存器地址都是一样的，只有扩展寄存器不同，用户需要根据实际情况做修改。
l  如果要使用PHY芯片的中断触发功能，也要根据实际使用的引脚重新配置。

lee_st · 2017-10-17 08:20:13

6.2 KEIL提供的底层驱动文件

在MDK4.74的安装路径C:Keil_v474ARMRLTCPnetDrivers已经包含了大量制作好的驱动文件，下面是部分驱动文件的截图：

lee_st · 2017-10-17 08:20:38

这些驱动文件主要分为三类：
u  以太网驱动（Ethernet Driver）
   这种类型的驱动文件也分为三类。
l用芯片自带的MAC驱动外置PHY芯片，比如STM32F407，STM32F429就是这种的。
l芯片自带MAC+PHY，这样就不需要外置PHY了，比如LM3S。
l驱动外置的以太网控制器，这种控制器自带MAC+PHY，比如LAN91C111。
u  调制解调器驱动（Modem Driver）
      这种主要是通过PPP或者SLIP方式的网络接口驱动调制解调器。驱动里面提供了Null_Modem.c和Std_Modem.c两种驱动文件。
u  串行驱动（Serial Driver）
      这种也是采用的PPP或者SLIP方式的驱动，只是驱动接口采用的串口。驱动里面也提供了很多相关的驱动文件，比如Serial_LPC23xx.c，Serial_S3C44B0X.c和Serial_STM32x.c等。

lee_st · 2017-10-17 08:20:57

6.3 DM9161和DM9162的区别

早期我们发布的STM32F407开发板的PHY芯片使用的是DM9161，现在这个芯片基本已经停产，所以已经统一改成使用DM9162，这两个型号主要在以下两个地方有区别，其它基本都一样。
u 两个PHY芯片的的ID不一样，DM9161的ID是0x0181B8B1，DM9162的ID是0x0181B8A0。
u 系统刚上电时，DM9161的ID寄存器支持立即读取，但是DM9162不支持，这一点用户在使用的时候要特别注意。但是DM9161和DM9162都支持立即写寄存器BMCR，所以当前的操作就是直接对寄存器BMCR发复位命令，然后再进行相关设置。

对于这两个芯片，了解这两点区别就可以了。

lee_st · 2017-10-17 08:21:14

6.4 底层驱动实现说明

当前教程配套的开发板STM32F407和STM32F429都是采用的RMII接口，即下面这种硬件接口方式：

lee_st · 2017-10-17 08:21:36

RMII接口降低了 10/100Mbps下微控制器以太网外设与外部PHY间的引脚数。根据IEEE 802.3u标准， MII包括16个数据和控制信号的引脚。RMII规范将引脚数减少为7个（引脚数减少62.5%）。RMII具有以下特性：
1、支持10Mbps和100Mbps的运行速率。
2、参考时钟必须是 50 MHz。
3、相同的参考时钟必须从外部提供给 MAC 和外部以太网 PHY。
4、它提供了独立的2位宽（双位）的发送和接收数据路径，即发生和接收都是占用了两个引脚。

根据上面的硬件设计，我们需要实现RMII接口用到的引脚配置，STM32的MAC配置以及用到的PHY芯片DM9161/9162的配置。

lee_st · 2017-10-17 08:22:02

6.4.1    STM32F407和STM32F429开发板底层驱动区别

STM32F407和STM32F429开发板的底层驱动仅有一个引脚配置不同，其它所有的驱动代码都一样。STM32F407开发板使用的引脚如下：
PA1/ETH_RMII_RX_CLK
     PA2/ETH_MDIO
     PA7/RMII_CRS_DV
     PC1/ETH_MDC
     PC4/ETH_RMII_RX_D0
     PC5/ETH_RMII_RX_D1
     PG11/ETH_RMII_TX_EN
     PG13/FSMC_A24/ETH_RMII_TXD0
     PG14/ETH_RMII_TXD1
     PH6/MII_INT ----- 中断引脚,这里将其用于网线断开或者连接的状态触发
*/

lee_st · 2017-10-17 08:22:21

STM32F429开发板使用的引脚如下：
/*
     PA1/ETH_RMII_RX_CLK
     PA2/ETH_MDIO
     PA7/RMII_CRS_DV
     PC1/ETH_MDC
     PC4/ETH_RMII_RX_D0
     PC5/ETH_RMII_RX_D1
     PG11/ETH_RMII_TX_EN
     PG13/FSMC_A24/ETH_RMII_TXD0
     PB13/ETH_RMII_TXD1
     PH6/MII_INT ----- 中断引脚,这里将其用于网线断开或者连接的状态触发
*/

lee_st · 2017-10-17 08:23:24

从两者的引脚可以看出F407开发板的TXD1引脚用的是PG14，F429开发板的TXD1引脚用的是PB13。除了这点不同，底层驱动的其它地方都是相同的

lee_st · 2017-10-17 08:24:13

6.4.2    中断方式和查询方式接口函数

      RL-TCPnet的底层提供了中断和查询两种方式的接口函数。
查询方式需要提供如下几个函数的实现：
（1）void init_ethernet ()
      初始化以太网控制器。
（2）void send_frame (OS_FRAME *frame)
      发送数据包给以太网控制器。
（3）void poll_ethernet (void)
   从以太网控制器缓冲中读取数据包。

lee_st · 2017-10-17 08:24:29

中断方式需要提供以下几个函数的实现：
（1）void init_ethernet ()
      初始化以太网控制器。
（2）void send_frame (OS_FRAME *frame)
      发送数据包给以太网控制器。
（3）void int_enable_eth ()
      使能以太网控制器中断。
（4）void int_disable_eth ()
      关闭以太网控制器中断。
（5）interrupt function
      中断函数，主要用于数据包的接收。
      教程配套例子是采用的中断方式，需要用户提供中断接口函数的实现，当前的实现是在KEIL官方ETH_STM32F4xx.c文件的基础上
修改而来的。官方提供的驱动是基于DP83848C实现的，现在将其修改为DM9161和DM9162的驱动，并增加PHY芯片的中断触发功能，
这样可以实时监测到网线的插拔状态。

lee_st · 2017-10-17 08:24:53

6.4.3  用于调试和配置的宏定义

      底层驱动文件ETH_STM32F4xx.c文件里面提供了三个宏定义，分别如下：
u  用于驱动调试的宏定义

lee_st · 2017-10-17 08:25:19

/*
*********************************************************************************************************
*                                      用于本文件的调试
*********************************************************************************************************
*/
#if 1
     #define printf_eth printf
#else
     #define printf_eth(...)
#endif

lee_st · 2017-10-17 08:25:38

在底层驱动比较关键的地方都加上了函数printf_eth，用于驱动代码的调试，如果不想使用这个功能，将条件编译#if 1改成#if 0就可以了。如果PHY芯片正确驱动了，串口打印出来的效果就是如下这个样子的：

lee_st · 2017-10-17 08:47:33

在底层驱动比较关键的地方都加上了函数printf_eth，用于驱动代码的调试，如果不想使用这个功能，将条件编译#if 1改成#if 0就可以了。如果PHY芯片正确驱动了，串口打印出来的效果就是如下这个样子的：

lee_st · 2017-10-17 08:47:59

u  用于选择10Mbps，100Mbps或者Auto-Negotiation功能
/*
  默认情况下，我们选择是自动识别，即使用PHY芯片支持的Auto-Negotiation实现自适应10Mbps网络或者100Mbps网络
  但是这种时间稍长，如果用户确定了使用的网络是10Mbps还是100Mbps，直接通过下面的宏定义选择即可，如果使用的
  自适应，两个都不需要选择。
*/
//#define  _10MBIT_
//#define  _100MBIT_

lee_st · 2017-10-17 08:48:32

u  用于网线插拔消息实时打印
      为了检查网线插拔是否正确识别，这里专门做了一个宏定义，方便串口打印，具体使用和说明看本章节6.4.8小节的讲解，下面是宏定义：
#define ETH_CONSTATUS
#define ETH_CONNECT    "ETH_LINK Connectrn"
#define ETH_DISCONNECT "ETH_LINK Disconnectrn"

lee_st · 2017-10-17 08:48:54

6.4.4 初始化函数init_ethernet

初始化函数主要是实现以太网RMII方式的引脚配置，PHY芯片DM9161/9162的配置，MAC配置及其DMA方式配置。具体实现的代码如下

lee_st · 2017-10-17 08:49:14

/*
*********************************************************************************************************
*    函数名: init_ethernet
*    功能说明: 初始化以太网RMII方式引脚，驱动PHY，配置MAC及其DMA方式。
*    形    参: 无
*    返回值: 无
*********************************************************************************************************
*/
void init_ethernet (void)
{
     U32 regv,tout,conn;

     /* 关闭PHY中断触发引脚 */
     NVIC_DisableIRQ(EXTI9_5_IRQn);   //--------------（1）

     /* 使能系统配置控制器时钟 */
     RCC->APB2ENR |= (1 << 14);

     /* 复位以太网MAC */
     RCC->AHB1RSTR |=  0x02000000;

     /* 选择RMII接口，必须在 MAC 处于复位状态且在使能 MAC 时钟之前完成此配置 */
     SYSCFG->PMC |=  (1 << 23);

     /* 停止复位以太网MAC */
     RCC->AHB1RSTR &= ~0x02000000;

     /* 使能以太网时钟，GPIOA，GPIOB，GPIOC，GPIOG时钟 */
     RCC->AHB1ENR |= 0x1E000047;

     /* 原始驱动还配置了PA8，用于给PHY芯片提供时钟，V6开发板外置有源晶振，无需配置PA8 */ //-------（2）
     /* 配置PA1，PA2和PA7，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
     GPIOA->MODER   &= ~0x0000C03C;
     GPIOA->MODER   |=  0x00008028;
     GPIOA->OTYPER  &= ~0x00000086;
     GPIOA->OSPEEDR |=  0x0003C03C;
     GPIOA->PUPDR   &= ~0x0003C03C;
     GPIOA->AFR[0]  &= ~0xF0000FF0;
     GPIOA->AFR[0]  |=  0xB0000BB0;

     /* 配置PC1，PC4和PC5，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
     GPIOC->MODER   &= ~0x00000F0C;
     GPIOC->MODER   |=  0x00000A08;
     GPIOC->OTYPER  &= ~0x00000032;
     GPIOC->OSPEEDR |=  0x00000F0C;
     GPIOC->PUPDR   &= ~0x00000F0C;
     GPIOC->AFR[0]  &= ~0x00FF00F0;
     GPIOC->AFR[0]  |=  0x00BB00B0;

     /* 配置PG11，PG13，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
     GPIOG->MODER   &= ~0x0CC00000;
     GPIOG->MODER   |=  0x08800000;
     GPIOG->OTYPER  &= ~0x00002800;
     GPIOG->OSPEEDR |=  0x0CC00000;
     GPIOG->PUPDR   &= ~0x0CC00000;
     GPIOG->AFR[1]  &= ~0x00F0F000;
     GPIOG->AFR[1]  |=  0x00B0B000;

     /* 配置PB13，复用功能，推挽模式，100MHz，无上拉下拉，复用到AF11 (Ethernet) */
     GPIOB->MODER   &= ~0x0C000000;
     GPIOB->MODER   |=  0x08000000;
     GPIOB->OTYPER  &= ~0x00002000;
     GPIOB->OSPEEDR |=  0x0C000000;
     GPIOB->PUPDR   &= ~0x0C000000;
     GPIOB->AFR[1]  &= ~0x00F00000;
     GPIOB->AFR[1]  |=  0x00B00000;

     /*
       寄存器ETH->DMABMR的SR位置1后，MAC DMA控制器会复位所有MAC子系统的内部寄存器和逻辑。在所有内
       核时钟域完成复位操作后，该位自动清零。重新编程任何内核寄存器之前，在该位中读取0 值。
     */
     ETH->DMABMR  |= DBMR_SR;
     while (ETH->DMABMR & DBMR_SR);
     conn = 0;

     /*
        HCLK的时钟是168MHz，这里选项CR位为100，CR占用寄存器ETH->MACMIIAR的bit4，bit3和bit2。
        CR 时钟范围选项可确定 HCLK 频率并用于决定 MDC 时钟频率：
         选项     HCLK        MDC 时钟
         000    60-100MHz     HCLK/42
         001    100-150MHz    HCLK/62
         010    20-35MHz      HCLK/16
         011    35-60MHz      HCLK/26
         100    150-168MHz    HCLK/102
         101、110、111 保留
    */
     ETH->MACMIIAR = 0x00000010;

     /*
       注意事项：DM9161可以上电后就读取其ID寄存器，但是DM9162不行，需要延迟一段时间这里为了方便起见，
       直接将其复位，发送复位指令可以立即执行。
     */
     /* 第1步：复位DM9161/9162 ***********************************************************/
     printf_eth("===============================================================rn");
     printf_eth("下面是DM9161/9162的硬件初始化：rn");
     printf_eth("1. Start PHY_ID_DM9161/9162 Initrn");

     /* 发送复位命令 */
     write_PHY (PHY_REG_BMCR, 0x8000);  //--------------（3）

     /* 等待复位完成 */
     for (tout = 0; tout < 0x10000; tout++)
     {
         regv = read_PHY (PHY_REG_BMCR);
         if (!(regv & 0x8800))
         {
              /* 复位完成 */
              printf_eth("2. Reset Completern");
              break;
         }
     }

     /* 第2步：配置DM9161/9162 ***********************************************************/
#if defined (_10MBIT_)      //--------------（4）
     write_PHY (PHY_REG_BMCR, PHY_FULLD_10M);  /* 连接到10Mbps的网络 */
#elif defined (_100MBIT_)
     write_PHY (PHY_REG_BMCR, PHY_FULLD_100M); /* 连接到100Mbps的网络 */
#else
     /* 通过Auto-Negotiation实现自适应10Mbps网络或者100Mbps网络 */
     write_PHY (PHY_REG_BMCR, PHY_AUTO_NEG);     //--------------（5）

     /* 等待完成Auto-Negotiation */
     for (tout = 0; tout < 0x100000; tout++)
     {
         regv = read_PHY (PHY_REG_BMSR);
         if (regv & 0x0020)
         {
              /* 完成Auto-Negotiation */
              printf_eth("3. Auto-Negotiation Completern");
              break;
         }
     }
#endif

     /* 第3步：检测连接状态 ***********************************************************/
     for (tout = 0; tout < 0x10000; tout++)
     {
         regv = read_PHY (PHY_REG_BMSR);
         if (regv & (1 << 2))    //--------------（6）
         {
              printf_eth("4. Connection Succeededrn");

              /* PHY已经连接上网络 */
              g_ucEthLinkStatus = 1;

              /* 获取连接信息 */
              regv = read_PHY (PHY_REG_DSCSR);

              if ((regv & (1 << 15))|(regv & (1 << 13)))  //--------------（7）
              {
                   /* 全双工 */
                   printf_eth("5. Full-duplex connectionrn");
                   conn |= PHY_CON_SET_FULLD;
              }

              if ((regv & (1 << 15))|(regv & (1 << 14)))  //--------------（8）
              {
                   /* 速度100Mbps的网络 */
                   printf_eth("6. 100Mbps Modern");
                   conn |= PHY_CON_SET_100M;
              }
              break;
         }
         else
         {
              printf_eth("4. Connection failedrn");

              /* 未连接上 */
              g_ucEthLinkStatus = 0;
         }
     }

     /* 第4步：使能DM9161/9162中断 ***********************************************************/
     /* 使能DM9161/9162的连接中断 */
     write_PHY (PHY_REG_INTERRUPT, 1<<12);

     /* 配置引脚PH6来接收中断信号 */
     Eth_Link_EXTIConfig();

     /* 第5步：使能DM9161/9162中断 ***********************************************************/
     /*
        初始化MAC配置寄存器
        （1）当该位MCR_ROD置1时，MAC禁止在半双工模式下接收帧。
        （2）当该位MCR_ROD清0时，MAC接收PHY发送的所有数据包。
        （3）如果MAC在全双工模式下工作，该位不适用。
     */
     ETH->MACCR  = MCR_ROD;

     /* 设置MAC工作在全双工模式 */
     if (conn & PHY_CON_SET_FULLD)
     {
         /* 使能全双工 */
         ETH->MACCR |= MCR_DM;
     }

     /*
         通过位MCR_FES配置MAC通信速度
         （1）0表示10Mbps
         （2）1表示100Mbps
     */
     if (conn & PHY_CON_SET_100M)
     {
         /* 配置为100Mbps */
         ETH->MACCR |= MCR_FES;
     }

     /* MACFFR 以太网帧过滤寄存器，配置可接收所有MAC组播包，即MAC地址第一个字节的bit0 = 1 */
     ETH->MACFFR = MFFR_HPF | MFFR_PAM;

     /* MACFCR 以太网流控制寄存器，ZQPD零时间片暂停禁止 */
     ETH->MACFCR = MFCR_ZQPD;

     /* 设置以太网MAC地址寄存器 */
     ETH->MACA0HR = ((U32)own_hw_adr[5] <<  8) | (U32)own_hw_adr[4];    //--------------（9）
     ETH->MACA0LR = ((U32)own_hw_adr[3] << 24) | (U32)own_hw_adr[2] << 16 |
                      ((U32)own_hw_adr[1] <<  8) | (U32)own_hw_adr[0];

     /* 初始化DMA发送和接收描述符 */
     rx_descr_init ();  //--------------（10）
     tx_descr_init ();  //--------------（11）

     /*
         刷新FIFO，启动DMA发送和接收功能
         DMAOMR 工作模式寄存器
         位20 DOMR_FTF：刷新发送 FIFO (Flush transmit FIFO)：
                        该位置1时，发送FIFO控制器逻辑会复位为默认值，因此，TX FIFO中的所有数据均会
                         丢失/刷新。刷新操作结束时该位在内部清零。此位清零之前不得对工作模式寄存器执
                         行写操作。
         位13 DOMR_ST：启动/停止发送 (Start/stop transmission)
                       该位置1时，启动发送，DMA会检查当前位置的发送列表来查找待发送的帧。
         位1  DOMR_SR：启动/停止接收 (Start/stop receive)
                       该位置1时，启动接收，DMA尝试从接收列表中获取描述符并处理传入帧。
     */
     ETH->DMAOMR = DOMR_FTF | DOMR_ST | DOMR_SR;  //--------------（12）

     /* 使能发送和接收 */
     ETH->MACCR |= MCR_TE | MCR_RE;

     /* 复位所有MAC中断 */
     ETH->DMASR  = 0xFFFFFFFF;

     /*
         使能发送和接收中断
         DMAIER 中断使能寄存器
         位16 NISE：使能所有正常中断(Normal interrupt summary enable)
         位15 AISE：使能所有异常中断(Abnormal interrupt summary enable)
         位7 RBUIE：接收缓冲区不可用中断使能(Receive buffer unavailable interrupt enable)
                    当该位和AISE位都置1后，可使能接收缓冲区不可用中断。该位清零时，会禁止接
                      收缓冲区不可用中断。
         位6   RIE：接收中断使能 (Receive interrupt enable)
                    当该位和AISE都置1后，可使能接收中断。该位清零时，会禁止接收中断。
     */
     ETH->DMAIER = ETH_DMAIER_NISE | ETH_DMAIER_AISE | ETH_DMAIER_RBUIE | ETH_DMAIER_RIE;

     /* 设置为最高优先级，仅调用NVIC->ISER设置的默认优先级也是最高优先级0 */
     NVIC_SetPriority(ETH_IRQn, 0);

     printf_eth("===============================================================rn");
}

搜索历史

第6章 RL-TCPnet底层驱动说明

相关推荐

51 条评论

评论

精选推荐

热门帖

站长推荐 /6