[资料]

信号完整性分析基础知识

2017-9-21 10:01:09 2898 信号

0 如果您刚刚接触信号完整性分析，或者需要温习这方面的基础知识，那么本文将是您的最佳选择。在介绍基础知识之前，本文首先回答一个最基本的问题“我需要了解哪些信息”？在基础知识部分，我们首先学习关键网络的识别和分析。接着讨论传输线，以及因快速边缘率信号所产生的高频噪声引起的各种问题。最后，我们将了解阻抗的概念，并在阻抗和信号完整性的背景下展开讨论。现在，让我们从零开始学习信号完整性基础知识。在开始任何类型的仿真或分析之前，您必须做好哪些准备工作，了解哪些信息呢？您的设计中可能包含成千上万个网络，需要全部进行仿真吗？恐怕不是 — 您没有足够的时间完成这项工作，事实上也完全没有必要。因此，您要做的第一件事是确定您的关注对象 — 设计中究竟哪些是“关键”网络，如何识别这些“关键” 网络？关键网络乍一看，“什么是关键网络”，答案似乎并不复杂。我听到过各种各样的答案，譬如“时钟网络”、“高频网络”、“所有网络都很关键”、“频率超过 100 MHz 的网络”，诸如此类，不胜枚举。这些回答固然有一定的可取之处，但数字印刷电路板有一项您必须考虑的标志性网络特征，即边缘率和走线长度之间的关系。在汇总各方面信息并尝试确定哪些网络可能导致信号完整性 (SI) 或电磁干扰 (EMI) 方面的问题时，您需要了解开关信号的速度，以确定是否需要首先关注该网络。当今的硅工艺已纵深扩展至次微米空间，器件的物理特性决定了信号的边缘率越来越快。归根到底，这意味着您的设计中可能存在问题的网络数量将远远超出您最初的设想。因此，我们需要一些标准来识别关键网络。那么，我们应该在哪里寻找这些信息来判断我们的分析对象呢？数据表提供了最快捷的器件管脚特性参考资料。您可以在这些文档中找到电压摆幅、转换速率/开关时间、输入阻抗以及其他大量信息。然后，您需要将这些开关数据与走线长度进行比较，确定是否存在问题。这听起来有些复杂，甚至可能相当繁琐（如果必须手动完成此工作，的确如此）。这时，您需要使用工具来提供帮助。利用 HyperLynx SI，您可以对网络进行仿真，判断基于这些器件特性和走线是否存在问题。这是第一步，更为精确的步骤是使用 I/O 缓冲器信息规范模型，即所谓的 IBIS 模型。IBIS 模型在研究器件的开关特性方面非常有用。大多数 IC 公司会为设计人员提供这类符合行业标准的信号完整性模型，以便您在设计中成功地使用它们的器件。HyperLynx SI 产品还可以使用此信息来帮助您确定需要重点关注的网络。它会读取模型中的 IBIS 信息，并报告您的网络长度和铜延迟，从而帮助您快速确定需要仿真的网络。假如以手动方式进行此操作，它会占用您大量宝贵的时间，成效却微乎其微；但通过在 HyperLynx SI 中快速浏览上述结果，您无需投入大量时间，就能精确地找到目标。您可以很早，譬如在开始布线之前、进行板空间初始规划时执行这一首要步骤 — 识别关键网络，或者也可以在完成布线后的验证阶段执行此操作。选择权在您，但我们建议最好尽早开始此项工作，最终才能获得最大化效益。传输线传输线理论是确定关键网络的另一个重要方面。我们将会用到一些数学计算，因此您可能需要在手边准备一个计算器。我们回想一下过去使用传输线将语音传到全国各地时的情形 —“有线电话”一词正是由此而来。事实上，从电气的角度而言，通过电话线传输语音的这一行为与您电路板中正在进行的活动并无二致。在海底光缆问世之前，如果您曾经拨打过国际长途电话，您应该还记得这样的情形：您对电话另一端的人讲一句话，等待片刻后，他/她才能听到您讲的话，然后您还需要再等待片刻才能收到对方的回应。通话过程很慢也很别扭，但您知道，将您的声音传输到地球的另一端确实需要一些时间。但是，当您在街头与人讲话或者跟相邻省的人通话时，您就不会感受到这种延迟，对吗？单凭直觉，您也知道将您的声音传到那么远的地方肯定需要一些时间。现在，将类似的情形套用到您的电路板上。由于 PCB 上的 IC 之间的距离相对较短（尤其与电话线相比时），人们往往不认为在 PCB 上传输信号需要时间。但时间是相对的，对于以不足 1 ns 的边缘率开关的信号而言，IC 之间的这一小段距离不啻于其眼中半个地球的距离。该传输延迟被称为传播速度，计算方法比较简单，对于典型的 FR4 PCB 材料尤其如此。让我们来看一下传播速度的数学公式：其中，c 为光速，μ = 1（因为我们使用的是非磁性材料），而 Er 为介电常数。对于 FR4 而言，介电常数通常约为 4.2。该数字存在一定的变数，但在这里我们不做深究。根据该公式，我们可以得出，PCB 上的 Vp 约等于，即大约光速的一半。非常简单的数学计算！现在，通过这个快速简单的数学公式，我们可以知道，信号每 1 ns 的传输距离约为 6 英寸，折合 165 ps/英寸。我们将此传播延迟称为走线延迟。我们必须记住这些重要的数字，并将它们记在某个地方以方便随时取用。以上是在信号沿走线传输的过程中关于 PCB 电气特性的一些无可更改的事实数据，现在我们将进入主观可控的部分 — 临界长度。临界长度用于我们刚刚计算的走线延迟与信号边缘率之间的比较，以确定该信号是否可能存在质量问题。很多情况下，您需要使用 1/3 上升时间规则来执行此项比较。尽管这不失为一种有效的做法，但可能仍无法满足您的质量要求。事实上，您可能需要更保守一些，例如使用 1/6 上升时间规则来捕捉潜在的问题。以下是一个简单的示例，其中用到了一个具有 1 V 电压摆幅和 1 ns 边缘率的 15 欧姆驱动器。接收器是一个高阻抗 CMOS 输入，传输电阻为 50 欧姆并具有变化的上升时间延迟。从图中不难发现，使用 1/3 上升时间规则时仍存在 300 mV 的较大过冲电压，如果我们使用这个不够保守的数字，可能就会错过这一问题。不论您选择几分之几的边缘率，您必须牢记的是，走线延迟和边缘率与维持信号保真度密切相关。在这里，我需要指出的一点是，我们从未谈及工作频率。在本文中，您可以学到的一个重要事实是，信号质量取决于边缘率，而不是工作频率。寻找设计中具有高开关边缘率的网络，而不要单单因为总线的时钟频率高达 400 MHz 就认定它的边缘率很高。阻抗现在，我们讨论信号完整性研究的最后一步 — 阻抗。那么，什么是阻抗，它何以如此重要？阻抗是构成 PCB 的物理属性引起的，您需要关注阻抗的原因是走线的阻抗会影响到信号质量。您应该还记得，在讨论传输线时，我提到过临界长度。在该主题中，我有意忽略的另一个重要方面就是，传输线长度一旦超过临界长度，阻抗就会变得非常重要，因为它可能造成反射和信号质量失真。为确保在接收器端获得良好的信号质量，匹配驱动器、传输线和接收器的阻抗变得非常重要。反射问题将另立主题加以讨论，下面是您需要了解的关于传输线阻抗的一些内容。特性阻抗的基本公式是：我们可以看到，阻抗由走线的电容属性和电感属性构成。这对电路板设计人员有何意义？在很大程度上，您可以基于叠层设计来影响走线的阻抗。关于叠层，我们可以用来控制阻抗的方面主要包括：电介质厚度、介电常数和走线宽度。铜皮厚度也有影响，但相对而言没那么重要。通过电介质厚度，我们尝试确定应该将走线布在距离其参考层多远的位置。理想情况下，参考层通常是接地层，但也可能是电源层。我们还需要考虑走线可能是微带线（位于电路板外层之上）或带状线（位于内层之上，走线上方和下方均为参考层）结构。此外，还有其他结构类型，例如双带状线或埋设微带线。不过在这里，我仅提供两种您需要处理的主要结构类型作为示例。在两个示例中，当减小电介质厚度时，阻抗就会下降。类似地，增大厚度时阻抗就会增加。一般而言，对于相同的电介质厚度和走线宽度，由于带状线结构具有额外的电容，因此微带线的阻抗会高于带状线。与电介质相关的另一个重要因素是介电常数。多数 PCB 中使用的标准 FR4 材料的相对介电常数（通常表示为 Er 或 Dk — 两个符号可以互换）平均约为 4.3，但如果您选择了具有更低 Er 的电介质，它会导致阻抗增大。类似地，如果增大 Er，阻抗就会下降。您可以用来控制 Er 的手段就是选择用于叠层设计的层压板。如果您想要了解更多特殊材料选项，可以试试 Isola 或 Rogers，它们是层压板材料行业的两家领先供应商。在走线阻抗中起到重要作用的最后一项因素是走线宽度。如果增大走线宽度，阻抗将会下降。如果减小走线宽度，阻抗则会增加。那么，上述所有属性为什么会表现出这样的特性呢？您可以通过电容的计算公式来追溯大多数变化。下面显示了平行板电容的计算公式，我们可以看到，介电常数、板间距 (d) 以及板面积 (A) 之间存在依赖关系。我们可以发现，Er 与电容呈正比关系。回到特性阻抗公式，Er 与阻抗之间存在反比关系（即 Er 增大 → 阻抗下降）。我们还可以看到，随着两个平行板之间的间隔增大，它与电容之间存在反比关系，这意味着它与阻抗之间存在正比关系（即间距增大 → 电容减小 → 阻抗增加）。最后，面积随走线宽度发生变化，因此如果走线宽度增大，电容将会增大，而这意味着阻抗将会下降。 HyperLynx 和 Xpedition Enterprise 中提供了多种叠层规划工具，在您需要进行阻抗规划时可以帮助您减轻工作负担。对于给定叠层中的某个层，您只需输入目标阻抗，HyperLynx 就能告诉您需要的走线宽度。或者您可以输入宽度，HyperLynx 将会告诉您任意给定层的阻抗。最后，我将为您留几道思考题，以帮助您从实践的角度思考阻抗控制的问题。在多数公司里，如果您设计的是阻抗受控型电路板，您的制造商将会基于他们手头的材料调整您提供给他们的所有数值，以获得目标阻抗。您可能指定 6 密耳的走线宽度，而他们可能在生产中使用 5.6 密耳，不过最终他们总会满足您的目标阻抗要求。为了让您的制造商更好地满足阻抗目标，您可以使用以下技巧：针对您的不同目标阻抗，分别指定稍有差别的走线宽度，尤其是涉及到差分阻抗时。例如，在叠层的第 4 层中，您可能需要为单端走线使用 5 密耳走线宽度以获得 50 欧姆的目标阻抗，同时，在同一层内使用 5 密耳走线宽度获得 100 欧姆的差分阻抗。对于单端走线，请在设计中输入 5.1 密耳走线宽度，而对于差分走线，则输入 4.9 密耳。这样，制造商就能独立地满足两个阻抗目标，而不必对其中任何一个做出折衷。版权声明：本资料属于购线网所有，如需转载，请注明出处,更多资料查看，请前往购线网!http://www.gooxian.com/ 0
举报淘帖0 只看该作者相关推荐 • 信号完整性与电源完整性的相关资料分享 1791 • 信号完整性为什么写电源完整性？ 1147 • 详解信号完整性与电源完整性 1966 • 信号完整性基础知识 1867 • 【下载】《信号完整性分析》 21125 • AD信号完整性分析的资料 5696 • 信号完整性分析 4518 • 信号完整性分析 2148 • 高速信号的电源完整性分析 3156 • 信号完整性分析与设计 51597