[问答]

Verilog过程赋值语句提问

3256 Verilog

问答对人有帮助，内容完整，我也想知道答案 0 `在书上看到的，讲解阻塞型赋值语句时，举了一个例子说的是，本想采用触发器的方式，设计一个延时来使得dreg的输出比areg慢3个时钟节拍，但是结果是dreg的输出只比areg慢一个时钟节拍输出程序和逻辑电路图，在下图给出在分析中（如上图），既然已经说了，是顺序执行，那么每天语句执行时间为一个时钟周期，三个语句执行完不就是延时3个周期了吗？即使后一句的右边是前一句更新后的结果，到程序执行完时，dreg还是变成了areg 这样不就是延时3个时钟周期了吗？为什么不是这样呢？另外，阻塞型赋值语句，规定是，顺序执行语句，每种状态一个接一个执行，非阻塞型赋值语句，规定是，并行赋值语句，当执行语句时同事计算右边的表达式，而不会立刻把值赋给左边的变量，过一段时间才会赋值那在下图中，是把第一个例子中的功能用非阻塞语句实现了这里说的过一段时间，是指的是CLK信号来到时，才会赋值到左边吗？如果可以把阻塞和非阻塞赋值语句简单化的讲解一下就更好了，谢！ ` 0 奖励11积分
2017-9-20 15:10:01　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答 tutu1583 该类别下有 11 个回答。邀请回答举报 shaorc 相关推荐 • 在verilog语句中，非阻塞赋值和小于等于均使用符号“＜=”，如何区分＜=所表示的含义？ 1153 • Verilog中阻塞赋值与非阻塞赋值的区别是什么 1360 • 【verilog每日一练】如何区分＜=表示的含义 2132 • Verilog中什么是过程啊?有点乱 3027 • 新手请教一个赋值语句问题 2970 • 什么是Verilog HDL阻塞赋值？有哪些方面的应用？ 1802 • 初学者读夏宇闻老师书上一个问题，是关于阻塞赋值和非..... 3124 • verilog的if语句问题 7383 • 阻塞与非阻塞赋值的区别是什么？ 1781 • Verilog函数中function里的过程语句该怎么写 3048 1个回答