完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
翻了一些论文，大多都是堆一下公式，然后用DSP Builder
有没有用verilog实现过卡尔曼滤波器的？想讨论一下。 整个算法实现下来，最大运行频率是多少？从输入到输出延时有多少？耗费资源情况大概怎样？ 
0
|
|
相关推荐 |
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问，请使用“评论”功能。
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
394 浏览 0 评论
1176 浏览 0 评论
546 浏览 0 评论
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
571 浏览 1 评论
921 浏览 3 评论
2554 浏览 58 评论
6361 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5794
评论
淘帖
0
1282
