[资料]

基于Verilog FPGA 流水灯设计_流水灯源码_明德扬资料

头像被屏蔽

2017-8-2 17:56:09 8044 流水灯流水灯源码

LED流水广告灯

工程说明

在本案例中，使用常用的verilog语言完成该程序，设计并控制8个灯的花式或循环点亮；即上电后，实现左移和右移交替的流水灯。

案例补充说明

在FPGA 电路设计中，尽管流水灯的设计属于比较简单的入门级应用，但是其运用到的方法，是FPGA设计中最核心和最常用部分之一，是FPGA设计必须牢固掌握的基础知识。从这一步开始，形成良好的设计习惯，写出整洁简洁的代码，对于FPGA设计师来说至关重要。

LED流水广告灯

1 功能概述

流水广告灯主要应用于LED灯光控制。通过程序控制LED的亮和灭，多个LED灯组成一个阵列,依次逐个点亮的时候像流水一样,所以叫流水灯。由于其形成美观大方的视觉效果，因此广泛应用于店铺招牌、广告、大型建筑夜间装饰、景观装饰等。

在FPGA电路设计中，尽管流水灯的设计属于比较简单的入门级应用，但是其运用到的方法，是FPGA设计中最核心和最常用部分之一，是FPGA设计必须牢固掌握的基础知识。从这一步开始，形成良好的设计习惯，写出整洁简洁的代码，对于FPGA设计师来说至关重要。

在本案例中，使用常用的verilog语言完成该程序，设计并控制8个灯的花式或循环点亮。具体功能要求如下：

上电后，实现左移和右移交替的流水灯。

右移流水灯：八个灯最左边第一个灯灭，其他灯亮；隔1s后，第二个灯灭，其他灯亮；隔1s后，第三个灯灭，其他灯亮；如此类推，直到第八个灯灭1s后进行左移流水灯操作。

左移流水灯：八个灯最右边第一个灯灭，其他灯亮；隔1s后第二个灯灭，其他灯亮；再隔1s后，第三个灯灭，其他灯亮；如此类推，直到第八个灯灭1s后进行右移流水灯操作。

2 设计思路

按照项目的功能要求，我们用8比特的LED信号表示8个灯，led[0]~led[7]分别代表第1个至第8个灯，值为0时亮，0时亮。下面我们来看看硬件电路图以及制定出项目所需的信号列表。

图1 流水灯硬件电路

信号列表：

信号名	I/O	位宽	说明
clk	I	1	系统工作时钟100MHz。
rst_n	I	1	系统复位信号，低电平有效。
led	O	8	八位流水灯，高电平灭，低电平亮。

3 程序设计

module led_l2(

clk ,

rst_n ,

led

);

parameter LED_tiME = 50_000_000 ;

input clk ;

input rst_n ;

output[7:0] led ;

reg [7:0] led ;

reg [26-1:0] cnt ;

reg [3-1:0] cnt2 ;

reg [3-1:0] cnt3 ;

wire add_cnt ;

wire end_cnt ;

wire add_cnt2 ;

wire end_cnt2 ;

wire add_cnt3 ;

wire end_cnt3 ;

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt <= 0;

end

else if(add_cnt)begin

if(end_cnt)

cnt <= 0;

else

cnt <= cnt + 1;

end

assign add_cnt = 1 ;

assign end_cnt = add_cnt && cnt==LED_TIME-1 ;

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt2 <= 0;

end

else if(add_cnt2)begin

if(end_cnt2)

cnt2 <= 0;

else

cnt2 <= cnt2 + 1;

end

assign add_cnt2 = end_cnt ;

assign end_cnt2 = add_cnt2 && cnt2==8-1 ;

always @(posedge clk or negedge rst_n)begin

if(!rst_n)begin

cnt3 <= 0;

end

else if(add_cnt3)begin

if(end_cnt3)

cnt3 <= 0;

else

cnt3 <= cnt3 + 1;

end

assign add_cnt3 = end_cnt2 ;

assign end_cnt3 = add_cnt3 && cnt3==2-1 ;

always @(posedge clk or negedge rst_n)begin

if(rst_n==1'b0)begin

led <= 8'b00000001;

end

else if(end_cnt&&cnt3==1-1&&cnt2!=8-1)begin

led <= {led[6:0],led[7]};

end

else if(end_cnt&&cnt3==2-1&&cnt2!=8-1)begin

led <= {led[0],led[7:1]};

end

endmodule

举报 淘帖0 只看该作者

相关推荐

2条评论 发表评论只看该作者

轩轩1996 · 2018-6-27 10:42:03 沙发可以，本地数据库国服首度高富帅的方式都是十分的感受感受感受

赞回复举报

longyang · 2018-7-10 18:42:52 板凳很有用，多谢，很有用，谢谢楼主的分享

赞回复举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

发资料

精选推荐

在fpga上实现NAND控制器的问题请教

1074 浏览 0 评论
基本FPGA或者树莓派或者其它微处理器（尽量压缩成本且完成项目）DFB激光器稳频

1736 浏览 1 评论
通过vivado来实现串口通信（Verilog语言）

2834 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4

1262 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制？

3982 浏览 1 评论

搜索历史

基于Verilog FPGA 流水灯设计_流水灯源码_明德扬资料

评论

精选推荐

热门帖

站长推荐 /6