完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
|
|
|
|
BANK区电压为3.3V,时钟输出得到时钟的最大电平为3.06V,如果单独FPGA输出高电平是3.3V,相差了250mv以上,这正常吗? |
|
|
|
BANK区电压为3.3V,时钟输出得到时钟的最大电平为3.06V,如果单独FPGA输出高电平是3.3V,相差了250mv以上,这正常吗? |
|
|
|
BANK区电压为3.3V,时钟输出得到时钟的最大电平为3.06V,如果单独FPGA输出高电平是3.3V,相差了250mv以上,这正常吗? |
|
|
|
你不要用时钟信号测试,你换一个常高电平输出,看看,应该就是3.3v,你用时钟测不准!
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1397 浏览 1 评论
2498 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1198 浏览 0 评论
3645 浏览 1 评论
3259 浏览 0 评论
2319 浏览 58 评论
6165 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-1 01:41 , Processed in 0.450491 second(s), Total 50, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号