完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
FPGA千兆以太网发送数据，数据来自AD采集（有60MHz），经FIFO缓存。采用的UDP协议，一帧一帧传输数据，最后通信成功，但是漏包严重，后来发现是因为：AD不停地采集数据，但每一帧UDP数据包还需要传输包头、地址、端口号等，这段时间里采集的数据就丢失了。请问大家有没有什么解决办法呢？
补充内容 (2017-5-24 14:46): 我后来降低了采样频率，signal tapii里看到是没漏包的，但labview里看到是漏包了； 还有一个大问题，错包也很严重，一帧一帧的错误的数据，后来又取消了FIFO，错包要好些； 后来观察到数据在AD采集时，已经出错了（一段一段的），所以跟错包比起，漏包也可以容忍了，毕竟是有规律的漏包。 
1
|
|
相关推荐
37个回答
|
|
|
比如说 我采一个点用了100us，那么100us怎么分配的，前50us采，后50us打包发送，加头加尾的时间就是在后50us里面，在后50us的时间里采集的数据不变，还是保存在reg里面么；就是预留时间发送，再把总时间算成他的采样率
最佳答案
|
|
|
|
|
|
那你用FIFO缓存的意义呢？
|
|
|
|
|
|
FIFO主要是一个先进先出，它并不会说，若数据还没读取的话，接着往后存，它会溢出，关于这点我也很困惑 |
|
|
|
|
|
|
|
|
2017-5-17 16:29:42
评论
|
|
|
用两个fifo切换呢？要么多缓存ad的采样数据使得匹配发送数据的频率，要么提高时钟频率来跟得上ad的速度，不过会受到PHY的时钟频率限制。
|
|
|
|
|
|
|
|
|
|
|
|
你有这样的板卡 和资料不
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
我需要在LabVIEW上显示波形，就是看到LabVIEW上波形不对 |
|
|
|
|
|
巧了，我最近也做的ip-udp传输，但是我没用fifo，采集一个点发一个点
|
|
|
|
|
|
我最后也把FIFO去掉了，主要是错的包也很多 我的要求实时，连续采集，漏包是必然的 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
en 不停的采集 采样率10K
|
|
|
|
|
|
降低采集频率应该会好点
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
直接把采集到的数据存在fifo里，然后控制好时钟，是不会漏包的。
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
393 浏览 0 评论
525 浏览 0 评论
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
415 浏览 1 评论
779 浏览 3 评论
双目视觉处理系统开发实例-基于米尔安路国产DR1M90开发板
2093 浏览 0 评论
2543 浏览 58 评论
6346 浏览 113 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
12055
淘帖
698
