完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
本帖最后由 xuehua_12 于 2017-11-29 15:12 编辑
FPGA工程师都知道，Verilog代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了。 1.时序逻辑的模板 在GVIM输入“Shixu”并回车，如下图所示 就能得到下面的时序逻辑的模板。 2.输入“Shixu2”并回车 就能得到带有2个if条件的时序逻辑代码。 3.输入“Shixu3”并回车 就能得到带有3个if条件的时序逻辑代码。 欢迎关注明德扬公众号“fpga520”，或群97925396，索取明德扬模板。口号：多用模板，减少记忆，专注设计!
0
|
|
|
相关推荐
|
|
|
· 2017-8-31 08:59:45
|
|
|
|
|
|
|
|
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3904
淘帖
1413
发表评论
赞
回复
