完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
9864
|
|
|
相关推荐
15个回答
|
|
|
opencores上有开源的代码，http://opencores.org/projects
|
|
|
|
|
|
我也在找 ，没找到
|
|
|
|
|
|
我也在找 ，没找到
|
|
|
|
|
|
altera和xilinx还想都有浮点的ipcore吧，还有就是头像的妹子不错 |
|
|
|
|
|
|
|
|
2017-6-19 17:00:05
评论
|
|
|
看看，，，，，，，，，，，，，，，，，
|
|
|
|
|
|
资料很有用！谢谢楼主
|
|
|
|
|
|
非常好的代码，对学习浮点数运算非常有帮助！感谢楼主分享~
|
|
|
|
|
|
verilog支持像C语言那样直接做浮点运算吗？如果支持，为什么不直接加减乘除呢？
|
|
|
|
|
|
小数可以扩大成整数加减乘除
|
|
|
|
|
|
goooooood
|
|
|
|
|
|
|
|
|
资料很有用！谢谢楼主
|
|
|
|
|
|
不错啊，谢谢分享！！！ |
|
|
|
|
|
用自带的IP核可以实现吧，例化一下就可以了
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
608 浏览 0 评论
506 浏览 0 评论
AG32软件包SDK更新：加入新例程（可实现至少15个UART串口）
1191 浏览 0 评论
从零开始驯服Linux（一）：ZYNQ-Linux启动文件构建全解析
2449 浏览 0 评论
AG32 SDK 更新版本1.7.0：加入dsp例程和Slave SPI例程
657 浏览 0 评论
6530 浏览 114 评论
2633 浏览 58 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
淘帖
2181
