完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
如题,本人在使用Altera的ArriaV芯片接收ADI的AD9653芯片发送的串行AD数据时会发生错误,具体表现为利用LVDS接收的信号为8'b1000_0000,但在运行一段时间后接收的信号变为了8'b0100_0000,数据发生了错位。开始觉得是ADC的问题,但是ADI大厂应该不会出现这样的错误。于是猜测是LVDS没有用好,现在LVDS在使用时采用的是最简单的设置,数据输入速率496MHz,时钟选择的ADC的FCO,62MHz。LVDS中没有使用DPA,并且ADC的数据和时钟信号直接接到LVDS的输入管脚。LVDS的输出管脚接到了一个FIFO上用于匹配不同的时钟域,在FIFO的输出端发现的上述数据错位现象。现在我也尝试过DPA,和ADC的DCO时钟,但是都不见效。还请做过的大神能够不吝赐教,万分感谢!!!! |
|
相关推荐
1个回答
|
|
有一个bit_align端口就是为了解决这个接受数据的位对齐问题
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
基本FPGA或者树莓派或者其它微处理器(尽量压缩成本且完成项目)DFB激光器稳频
1090 浏览 1 评论
2248 浏览 1 评论
助力AIoT应用:在米尔FPGA开发板上实现Tiny YOLO V4
1168 浏览 0 评论
3384 浏览 1 评论
3021 浏览 0 评论
2288 浏览 58 评论
6142 浏览 113 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-23 04:05 , Processed in 0.311981 second(s), Total 40, Slave 34 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号