Protel设计印刷电路板应考虑的问题

Protel设计印刷电路板的注意事项

印刷电路板是各种器件、信号线、电源的高密度集合体。印刷电路板设计的好坏往往直接影响系统的可靠性与抗干扰能力。因此印刷电路板设计决不单是把元器件用导线连通的简单布局，通常应考虑下述几方面的问题。

一、地线设计

１． 单点接地与多点接地的选择。在低频电路中，信号的工作频率小于１ＭＨｚ时，它的布线和元器件的电感影响较小，而接地电路形成的环流对干扰影响较大，因而屏蔽线采用一点接地。当信号工作频率大于１０ＭＨｚ时，导线阻抗变得很大，此时应尽量降低地线阻抗，需采用就近多点接地法。

 ２． 数字、interwetten与威廉的赔率体系 电路分开。若电路板上既有高速逻辑电路，又有线性电路，应使他们尽量分开，而两者的地线不能相混，应分别与电源端地线相连，要尽可能地加大线性电路的接地面积。对Ａ／Ｄ、Ｄ／Ａ类器件，数字部分与模拟部分宁可绕过也不要交叉。

３． 接地线尽量加粗。若接地线很细，接地电位则随电路的变化而变化，导致它的信号电平不稳定，抗噪声性能变差。因此，应将地线条加粗，使它能通过３倍于印刷电路板的允许电流。如有可能，接地线宽以在２ｍｍ以上为好。印刷线的宽度与允许通过的电流有一定的关系，如图１所示，该图表示一定厚度的铜箔的导线宽与允许通过电流的关系曲线，一般设计时，要有３倍的余量。

二、去耦电容布置

在印刷电路板的各个关键部位配置去耦电容应视为印刷电路板设计的一项最有效的抗干扰措施，对提高整机系统的可靠性、整体性能指标都有十分明显的效果。应引起电路印刷板设计者的足够重视。 （１）原则上每个集成电路芯片的电源进线端都应安置一个０．０１μＦ的陶瓷电容器，如果印刷电路板空隙小装不下时，可在每４～８个芯片的电源进线端安置１个１～１０μＦ的低噪声钽电容器。因为钽电容器高频阻抗特别小，在５００千赫范围内阻抗小于１Ω，而且漏电流很小（０．５μＡ以下）。

 （２）对于抗噪声能力弱，关断时电位变化大的器件和ＲＯＭ、ＲＡＭ存储器件，应在芯片的电源线（Ｖｃｃ）和地线（Ｇｎｄ）间直接接入去耦电容。

（３）电容引线不能太长，特别是高频旁路电容不能带引线。

（４）按钮、继电器、接触器等部件在操作时可能会产生火花，必须用ＲＣ电路加以吸收。

（５）许多数据处理器件都有两个内部不相连的地线，即模拟地和数字地，但这两个地又必须在一点相连。由于电流流过地线上的回路电阻及干扰的影响，在系统的接地点和器件的地之间可能会有几百毫伏的电压。由于电源电流和逻辑门电流未按统一路径进入回路，因此将使模拟信号的转换出现测量误差。为了克服这类由于地线及回路引起的测量误差，故在大容量的电容（１０μＦ以上）并联一个０．１μＦ的小电容是非常有效的。电容并联在逻辑电源和数字地（ＤＧＮＤ）之间及正负模拟电源与模拟地（ＡＧＮＤ）之间。

 三、布线应注意的问题

（１）连线时不要画成一段一段的，一条直线最好一直画通。

（２）不用的地方都用地填充，做成网格状。

（３）地线多走横向，电源线多走纵向。

（４）地的走线方向与集成电路的方向垂直，以减小短路的可能。

（５）时钟发生器尽量靠近该时钟器件。石英晶体振荡器的外壳要接地，石英晶体的下面以及对噪声敏感的器件下面不要走线。用地线将时钟区圈起来，时钟线尽量要短。

（６）印刷板尽量使用弧形线，而不用９０°折线，以减少高频信号对外的发射与耦合。

（７）时钟、总线、电选信号要远离Ｉ／Ｏ线和接插件。

（８）模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。

（９）闲置不用的运放正输入端接地，负输入端接输出端。

（１０）对噪声敏感的线不要与大电流、高速开关线平行。

（１１）任何信号都不要形成环路，如果不可避免，应让环路尽量小。

（１２）高速线要短和直。

四、对集成电路不用引脚的处理

在设计印刷板电路图时，对于有些集成电路不用的引出端的处理也很重要。悬空的输入端易受干扰。一般对于门电路可用如图３所示的集中处理方法。

（ａ）将未使用的引出端通过一个２ｋΩ左右的电阻接＋５Ｖ的电源，使其处于高电平。

（ｂ）将未使用的引入端和使用的输入端并接起来。

（ｃ）若同块集成电路有未使用的与非门，可将其接地，其输出接至别的与非门的未使用的输入端。要是与门则应接高电平，输出高电平再接至别的门的未使用的输入端。 对于触发器，当置位端和复位端不用时，均应接高电平（如＋５Ｖ），ＣＰ端不用时应接低电平。

当用长线从外电路引入信号时，应用施密特电路进行整形，或印板中前一级有ＲＣ积分电路时，后级也要用施密特电路进行整形。

 五、电源线布置

布电源线时，除了要根据电流的大小，加粗导线宽度外，还要使电源线、地线的走向与数据传递的方向一致，以增强其抗噪声的功能。