基本DAC架构：电阻串结构

很多工程师都将DAC看成一个具有数字输入和interwetten与威廉的赔率体系 输出的黑匣子，但往往在面对市场上种类繁多的DAC，了解DAC的基本架构则更有利于实际的系统设计。

本文先讨论最基本的DAC架构-电阻串结构。这种结构在6BIT~8BIT的数字电位计的应用中非常友好。

最简单的1BIT DAC

如下图所示，是最简单的单BIT的DAC，开关(单刀双掷)在VREF与地之间切换输出，“1”代表VREF，“0”代表地。不过，它实在是过于简单，不需要进行详细讨论。

电阻串结构 DAC

如下图所示，是电阻串结构的DAC的示意图，这种DAC的N BIT版本需要由2N个等值串联电阻和2N个开关组成，该信号链的每个节点与输出端之间都有一个开关。

上述图示是一个3 BIT的电阻串结构的DAC，其LSB=1的时候，即表示第一级的开关都接到1的位置;LSB=0的时候，即表示第一级的开关都接到0的位置。同理，MSB和3 BIT中间那个BIT，所以可以得到如下不同码值对应的输出电压：

000->(0/8)×VREF

001->(1/8)×VREF

010->(2/8)×VREF

011->(3/8)×VREF

100->(4/8)×VREF

101->(5/8)×VREF

110->(6/8)×VREF

111->(7/8)×VREF

如此，就实现了一个简单的3BIT DAC的功能，但由此也可以比较直观的看到该结构DAC的几个明显的缺点：

1. 需要大量电阻和开关才能实现高分辨率，通常由于物理尺寸的限制，电阻串结构的DAC分辨率一般只能做到8~10 BIT。

2. 无法输出VREF，对于全1码值，DAC的输出比基准电压低1 LSB。

3. 该结构具有大量电阻，调整每个电阻以获得最佳DNL和INL是不现实的，一部分原因是电阻数量太多，还有一部分原因是电阻太小而难以校准，主要原因则是这样做成本太高。

4. 为了输出阻抗匹配，需要在输出使用运算放大器，利用运算放大器的较大输入阻抗这个特性来避免电阻串带来的精度影响。